晶圓代工廠臺積電4nm制程技術開發進度順利,預計2021年第3季開始試產,較先前規劃提早一季時間,至于3nm制程則將依計劃于2022年下半年量產。
6月2日,臺積電線上技術論壇登場,會中揭示先進邏輯技術、特殊技術、以及3DFabric先進封裝與芯片堆疊技術的最新創新成果。共計超過5000位來自全球各地的客戶與技術伙伴注冊參加。
臺積電總裁魏哲家表示,數字化以前所未有的速度改變社會,人們利用科技克服全球疫情帶來的隔閡,彼此進行聯系與合作,并且解決問題。
魏哲家說,數字化轉型為半導體產業開啟了充滿機會的嶄新格局,而全球技術論壇彰顯了許多臺積電加強與擴充技術組合的方法,協助客戶釋放創新。
他表示,臺積電于2020年領先業界量產5nm技術,其良率提升的速度較前一世代的7nm技術更快。5nm加強版的4nm制程技術借由減少光罩層,以及與5nm制程幾近相容的設計法則,進一步提升了效能、功耗效率、以及晶體管密度。
自從在2020年技術論壇公布之后,臺積電4nm制程技術的開發進度相當順利,預計于2021年第3季開始試產,較原先規劃于2021年第4季試產提早了一季時間。
至于3nm制程技術,臺積電表示,將依原訂計劃于2022年下半年量產,屆時將成為全球最先進的邏輯技術。相較于5nm制程技術,3nm制程速度增快15%,功耗降低達30%,邏輯密度增加達70%。
因應5G智能手機需要更多的硅晶面積與功耗來支持更高速的無線數據傳輸,臺積電發表N6RF制程,將6nm邏輯制程所具備的功耗、效能、面積優勢帶入到5G射頻( RF)與WiFi 6/6e解決方案。
臺積電指出,相較于前一世代的16nm射頻技術,N6RF晶體管的效能提升超過16%。此外,N6RF針對6GHz以下及毫米波頻段的5G射頻收發器提供大幅降低的功耗與面積,同時兼顧消費者所需的效能、功能與電池壽命。
臺積電表示,公司持續擴展由三維硅堆疊及先進封裝技術組成的3DFabric系統整合解決方案。針對高性能運算應用,將于2021年提供更大的光罩尺寸來支援整合型扇出暨封裝基板(InFO_oS)及CoWoS封裝解決方案,運用范圍更大的布局規劃來整合小芯片及高頻寬記憶體。
此外,系統整合芯晶片的中芯片堆疊于晶圓之上(CoW)的版本預計今年完成對7nm的驗證,并于2022年在嶄新的全自動化晶圓廠開始生產。
針對移動應用,臺積電推出InFO_B解決方案,將移動處理器整合于輕薄精巧的封裝之中,提供強化的效能與功耗效率,并且支持移動裝置制造廠商封裝時所需的動態隨機存取存儲器堆疊。